Уменьшение аппаратурных затрат при реализации схемы автомата Мура на гибридных FPGA

Анотація

В работе предлагается метод уменьшения аппаратурных затрат в схеме микропрограммного автомата (МПА) Мура при реализации в базисе современных гибридных FPGA. Метод использует особенности МПА Мура и элементного базиса FPGA, и основан на использовании двух источников классов псевдоэквивалентных состояний благодаря большому количеству входов встроенных элементов PLA в гибридных FPGA. Ил.: 3. Библиогр.: 17 назв.

Ключевые слова: уменьшение аппаратурных затрат, МПА Мура, гибридные FPGA, псевдоэквивалентные состояния, встроенные элементы PLA.